一个关于VHDL的问题
这个版很清净啊，不知道我在这里发帖合适不？哪位好心人帮我解答一下设计一个主干道和支干道十字路口的交通灯控制电路，要求如下：
1.一般情况下，保持主干道畅通，主干道绿灯亮、支干道红灯亮，并且主干道绿灯亮的时间不少于60s
2.当主干道绿灯亮超过60s，且支干道有车时，主干道红灯亮、支干道绿灯亮，但支干道绿灯亮的时间不得超过30s
我的思路是这样的：初始状态为主干道绿灯亮，支干道红灯亮，n=0;每次脉冲来临变量n增加1；当n>=60时再判断支干道是否有车即flag=1;若满足条件就改变灯的状态并把n清零，重新开始计时；当支干道绿灯亮超过30个脉冲时再改变灯的状态并把n清零
*********************************
代码中flag信号表示支干道是否有车，有车时为‘1’，没车为‘0’
变量n表示经过了几个时钟脉冲
信号main,branch分别表示主干道和支干道的灯状态，为‘1’时绿灯亮且红灯灭，为‘0’时红灯亮且绿灯灭
*********************************
*****************************
遇到的问题如下
1.按照题意我觉得应该定义一个默认状态main<=’1’;branch<=’0’的，但我放在结构体里会和并行运行的进程里重复赋值了，放在进程的开始也不行，请问应该怎样定义才能既无语法上的错误又符合题目要求？
2.还有对n值进行判断后对n赋值这样是可以的吗？虽然编译没提示有错，但好象我看过VHDL不能这样的？还是信号不能而变量可以？
*****************************
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY control IS
PORT
(
flag : IN STD_LOGIC;--whether some cars in branch
clk : IN STD_LOGIC;
main,branch: OUT STD_LOGIC--when '1'-green working;'0'-red working
);
END control;
ARCHITECTURE behavior OF control IS
BEGIN
main<='1';
branch<='0';
PROCESS (clk, flag)
VARIABLE n,temp:INTEGER;
BEGIN
IF (clk'EVENT AND clk = '1') THEN
n:=n+1;
IF (n>60 AND flag='1')THEN
main <= '0';
branch<='1';
temp:=1;
n:=0;
END IF;
IF (n>30 AND temp=1)THEN
main<='1';
branch<='0';
temp:=0;
n:=0;
END IF;
END IF;
END PROCESS;
END behavior;
